| Property |
Value |
| dbo:abstract
|
- En électronique, la synthèse logique (anglais : RTL synthesis) est la traduction d'une forme abstraite de description du comportement d'un circuit (voir Register Transfer Level) en sa réalisation concrète sous forme de portes logiques. Le point de départ peut être un langage de description de matériel comme VHDL ou Verilog, un schéma logique du circuit. D'autres sources sont venu s'additionner depuis les années 2010, comme l'utilisation de la programmation en OpenCL. Le point d'arrivée peut être un code objet pour un CPLD ou FPGA ou la création d'un ASIC. (fr)
- En électronique, la synthèse logique (anglais : RTL synthesis) est la traduction d'une forme abstraite de description du comportement d'un circuit (voir Register Transfer Level) en sa réalisation concrète sous forme de portes logiques. Le point de départ peut être un langage de description de matériel comme VHDL ou Verilog, un schéma logique du circuit. D'autres sources sont venu s'additionner depuis les années 2010, comme l'utilisation de la programmation en OpenCL. Le point d'arrivée peut être un code objet pour un CPLD ou FPGA ou la création d'un ASIC. (fr)
|
| dbo:wikiPageExternalLink
| |
| dbo:wikiPageID
| |
| dbo:wikiPageLength
|
- 4901 (xsd:nonNegativeInteger)
|
| dbo:wikiPageRevisionID
| |
| dbo:wikiPageWikiLink
| |
| prop-fr:année
|
- 1973 (xsd:integer)
- 2018 (xsd:integer)
|
| prop-fr:auteur
|
- Luciano Lavagno (fr)
- Mehdi Roozmeh (fr)
- Luciano Lavagno (fr)
- Mehdi Roozmeh (fr)
|
| prop-fr:lireEnLigne
|
- https://www.sciencedirect.com/science/article/abs/pii/S0141933118300760| doi=10.1016/j.micpro.2018.09.009 (fr)
- http://tel.archives-ouvertes.fr/docs/00/05/11/79/PDF/tel-00010507.pdf| auteur1=J. Mermet (fr)
- https://www.sciencedirect.com/science/article/abs/pii/S0141933118300760| doi=10.1016/j.micpro.2018.09.009 (fr)
- http://tel.archives-ouvertes.fr/docs/00/05/11/79/PDF/tel-00010507.pdf| auteur1=J. Mermet (fr)
|
| prop-fr:mois
|
- avril (fr)
- novembre (fr)
- avril (fr)
- novembre (fr)
|
| prop-fr:nom
|
- Mermet (fr)
- Lavagno (fr)
- Roozmeh (fr)
- Mermet (fr)
- Lavagno (fr)
- Roozmeh (fr)
|
| prop-fr:pages
| |
| prop-fr:périodique
|
- Microprocessors and Microsystems (fr)
- Microprocessors and Microsystems (fr)
|
| prop-fr:titre
|
- Using Machine Learning to Estimate Utilization and Throughput for OpenCL-Based SpMV Implementation on an FPGA (fr)
- Étude méthodologique de la conception assistée par ordinateur des systèmes logiques : CASSANDRE'', thèse d'État (fr)
- Using Machine Learning to Estimate Utilization and Throughput for OpenCL-Based SpMV Implementation on an FPGA (fr)
- Étude méthodologique de la conception assistée par ordinateur des systèmes logiques : CASSANDRE'', thèse d'État (fr)
|
| prop-fr:volume
| |
| prop-fr:wikiPageUsesTemplate
| |
| prop-fr:éditeur
|
- Université Joseph-Fourier - Grenoble I. (fr)
- Université Joseph-Fourier - Grenoble I. (fr)
|
| dct:subject
| |
| rdfs:comment
|
- En électronique, la synthèse logique (anglais : RTL synthesis) est la traduction d'une forme abstraite de description du comportement d'un circuit (voir Register Transfer Level) en sa réalisation concrète sous forme de portes logiques. Le point de départ peut être un langage de description de matériel comme VHDL ou Verilog, un schéma logique du circuit. D'autres sources sont venu s'additionner depuis les années 2010, comme l'utilisation de la programmation en OpenCL. Le point d'arrivée peut être un code objet pour un CPLD ou FPGA ou la création d'un ASIC. (fr)
- En électronique, la synthèse logique (anglais : RTL synthesis) est la traduction d'une forme abstraite de description du comportement d'un circuit (voir Register Transfer Level) en sa réalisation concrète sous forme de portes logiques. Le point de départ peut être un langage de description de matériel comme VHDL ou Verilog, un schéma logique du circuit. D'autres sources sont venu s'additionner depuis les années 2010, comme l'utilisation de la programmation en OpenCL. Le point d'arrivée peut être un code objet pour un CPLD ou FPGA ou la création d'un ASIC. (fr)
|
| rdfs:label
|
- Synthèse logique (fr)
- 逻辑综合 (zh)
- Synthèse logique (fr)
- 逻辑综合 (zh)
|
| rdfs:seeAlso
| |
| owl:sameAs
| |
| prov:wasDerivedFrom
| |
| foaf:isPrimaryTopicOf
| |
| is dbo:wikiPageDisambiguates
of | |
| is dbo:wikiPageRedirects
of | |
| is dbo:wikiPageWikiLink
of | |
| is oa:hasTarget
of | |
| is foaf:primaryTopic
of | |
