Un processeur à jeu d'instructions réduit (en anglais RISC pour Reduced instruction set computer) est un type d'architecture de processeur qui se caractérise par des instructions de base aisées à décoder, uniquement composées d'instructions simples. La sortie d'architectures hybrides comme le Pentium Pro (CISC émulé par du RISC) a mis fin, par disparition de repères, à cette guerre qui était devenue bien plus marketing que technique vers 1990, les techniques ayant évolué de part et d'autre et chacune comparant ses procédés à ceux de l'autre six ans plus tôt.[réf. nécessaire]

Property Value
dbo:abstract
  • Un processeur à jeu d'instructions réduit (en anglais RISC pour Reduced instruction set computer) est un type d'architecture de processeur qui se caractérise par des instructions de base aisées à décoder, uniquement composées d'instructions simples. Cette stratégie était bien adaptée à la réalisation des microprocesseurs. À la fin des années 1980 et au début des années 1990 elle concurrençait des architectures traditionnelles plus lourdes CISC (de l'anglais complex instruction-set computer). En effet, les grandes différences de taille, de temps de décodage comme de temps d'exécution s'opposaient à des optimisations de type dit "pipe-line". La sortie d'architectures hybrides comme le Pentium Pro (CISC émulé par du RISC) a mis fin, par disparition de repères, à cette guerre qui était devenue bien plus marketing que technique vers 1990, les techniques ayant évolué de part et d'autre et chacune comparant ses procédés à ceux de l'autre six ans plus tôt.[réf. nécessaire] (fr)
  • Un processeur à jeu d'instructions réduit (en anglais RISC pour Reduced instruction set computer) est un type d'architecture de processeur qui se caractérise par des instructions de base aisées à décoder, uniquement composées d'instructions simples. Cette stratégie était bien adaptée à la réalisation des microprocesseurs. À la fin des années 1980 et au début des années 1990 elle concurrençait des architectures traditionnelles plus lourdes CISC (de l'anglais complex instruction-set computer). En effet, les grandes différences de taille, de temps de décodage comme de temps d'exécution s'opposaient à des optimisations de type dit "pipe-line". La sortie d'architectures hybrides comme le Pentium Pro (CISC émulé par du RISC) a mis fin, par disparition de repères, à cette guerre qui était devenue bien plus marketing que technique vers 1990, les techniques ayant évolué de part et d'autre et chacune comparant ses procédés à ceux de l'autre six ans plus tôt.[réf. nécessaire] (fr)
dbo:thumbnail
dbo:wikiPageID
  • 33944 (xsd:integer)
dbo:wikiPageLength
  • 12687 (xsd:nonNegativeInteger)
dbo:wikiPageRevisionID
  • 190903016 (xsd:integer)
dbo:wikiPageWikiLink
prop-fr:wikiPageUsesTemplate
dct:subject
rdfs:comment
  • Un processeur à jeu d'instructions réduit (en anglais RISC pour Reduced instruction set computer) est un type d'architecture de processeur qui se caractérise par des instructions de base aisées à décoder, uniquement composées d'instructions simples. La sortie d'architectures hybrides comme le Pentium Pro (CISC émulé par du RISC) a mis fin, par disparition de repères, à cette guerre qui était devenue bien plus marketing que technique vers 1990, les techniques ayant évolué de part et d'autre et chacune comparant ses procédés à ceux de l'autre six ans plus tôt.[réf. nécessaire] (fr)
  • Un processeur à jeu d'instructions réduit (en anglais RISC pour Reduced instruction set computer) est un type d'architecture de processeur qui se caractérise par des instructions de base aisées à décoder, uniquement composées d'instructions simples. La sortie d'architectures hybrides comme le Pentium Pro (CISC émulé par du RISC) a mis fin, par disparition de repères, à cette guerre qui était devenue bien plus marketing que technique vers 1990, les techniques ayant évolué de part et d'autre et chacune comparant ses procédés à ceux de l'autre six ans plus tôt.[réf. nécessaire] (fr)
rdfs:label
  • Processeur à jeu d'instructions réduit (fr)
  • RISC (ru)
  • Reduced Instruction Set Computer (de)
  • Reduced Instruction Set Computing (sv)
  • Reduced Instruction Set Computing (uk)
  • Reduced instruction set computer (it)
  • حاسوب مجموعة تعليمات مخفضة (ar)
  • 精简指令集计算机 (zh)
  • Processeur à jeu d'instructions réduit (fr)
  • RISC (ru)
  • Reduced Instruction Set Computer (de)
  • Reduced Instruction Set Computing (sv)
  • Reduced Instruction Set Computing (uk)
  • Reduced instruction set computer (it)
  • حاسوب مجموعة تعليمات مخفضة (ar)
  • 精简指令集计算机 (zh)
rdfs:seeAlso
owl:sameAs
prov:wasDerivedFrom
foaf:depiction
foaf:isPrimaryTopicOf
is dbo:basedOn of
is dbo:computingPlatform of
is dbo:cpu of
is dbo:industry of
is dbo:wikiPageRedirects of
is dbo:wikiPageWikiLink of
is prop-fr:architecture of
is prop-fr:processeur of
is oa:hasTarget of
is foaf:primaryTopic of