| Property |
Value |
| dbo:abstract
|
- Chisel est un langage informatique open-source de description matériel basé sur Scala. Chisel, pour Constructing Hardware in Scala Embedded Language, permet de décrire des circuits électroniques numériques au niveau du transfert de registres (RTL). Chisel hérite des propriétés Objets et fonctionnelles de Scala pour décrire du matériel. L'utilisation de Scala comme base permet de se servir de Chisel comme un générateur de circuit électronique. Il existe également TL-Chisel, l'équivalant en Chisel de TL-Verilog (Transaction-Level Verilog). Les circuits décrits en Chisel sont directement convertible en Verilog pour la synthèse et la simulation. Exemple Un (trop) simple exemple de circuit additionneur. class Add extends Module { val io = IO(new Bundle { val a = Input(UInt(8.W)) val b = Input(UInt(8.W)) val y = Output(UInt(8.W)) }) io.y := io.a + io.b} (fr)
- Chisel est un langage informatique open-source de description matériel basé sur Scala. Chisel, pour Constructing Hardware in Scala Embedded Language, permet de décrire des circuits électroniques numériques au niveau du transfert de registres (RTL). Chisel hérite des propriétés Objets et fonctionnelles de Scala pour décrire du matériel. L'utilisation de Scala comme base permet de se servir de Chisel comme un générateur de circuit électronique. Il existe également TL-Chisel, l'équivalant en Chisel de TL-Verilog (Transaction-Level Verilog). Les circuits décrits en Chisel sont directement convertible en Verilog pour la synthèse et la simulation. Exemple Un (trop) simple exemple de circuit additionneur. class Add extends Module { val io = IO(new Bundle { val a = Input(UInt(8.W)) val b = Input(UInt(8.W)) val y = Output(UInt(8.W)) }) io.y := io.a + io.b} (fr)
|
| dbo:basedOn
| |
| dbo:license
| |
| dbo:wikiPageExternalLink
| |
| dbo:wikiPageID
| |
| dbo:wikiPageLength
|
- 5013 (xsd:nonNegativeInteger)
|
| dbo:wikiPageRevisionID
| |
| dbo:wikiPageWikiLink
| |
| prop-fr:année
|
- 2014 (xsd:integer)
- 2015 (xsd:integer)
- 2018 (xsd:integer)
- 2019 (xsd:integer)
- 2020 (xsd:integer)
|
| prop-fr:auteur
|
- David Donofrio (fr)
- Di Zhao (fr)
- Farzad Fatollahi-Fard (fr)
- Frederic Petrot (fr)
- George Michelogiannakis (fr)
- Jean Bruant (fr)
- John Shalf (fr)
- Martin Schoeberl (fr)
- Olivier Muller (fr)
- Paul Lennon (fr)
- Pierre-Henri Horrein (fr)
- Tristan Groleat (fr)
- Yijie Chen (fr)
- Yunsup Lee (fr)
- Zhinan Li (fr)
- David Donofrio (fr)
- Di Zhao (fr)
- Farzad Fatollahi-Fard (fr)
- Frederic Petrot (fr)
- George Michelogiannakis (fr)
- Jean Bruant (fr)
- John Shalf (fr)
- Martin Schoeberl (fr)
- Olivier Muller (fr)
- Paul Lennon (fr)
- Pierre-Henri Horrein (fr)
- Tristan Groleat (fr)
- Yijie Chen (fr)
- Yunsup Lee (fr)
- Zhinan Li (fr)
|
| prop-fr:isbn
| |
| prop-fr:langue
| |
| prop-fr:lireEnLigne
| |
| prop-fr:nom
|
- Lee (fr)
- Gahan (fr)
- Lennon auteur2=Richard Gahan (fr)
- Schoeberl (fr)
- Lee (fr)
- Gahan (fr)
- Lennon auteur2=Richard Gahan (fr)
- Schoeberl (fr)
|
| prop-fr:oclc
| |
| prop-fr:pages
|
- 1 (xsd:integer)
- 789 (xsd:integer)
|
| prop-fr:titre
|
- OpenSoC Fabric: On-Chip Network Generator: Using Chisel to Generate a Parameterizable On-Chip Interconnect (fr)
- Digital Design with Chisel (fr)
- OpenSoC Fabric: On-Chip Network Generator: Using Chisel to Generate a Parameterizable On-Chip Interconnect (fr)
- Digital Design with Chisel (fr)
|
| prop-fr:titreChapitre
|
- Verilog to Chisel Translation for Faster Hardware Design (fr)
- A Comparative Study of Chisel for FPGA Design (fr)
- A Method of Verification in Chisel Based Deep Learning Accelerator Design (fr)
- Verilog to Chisel Translation for Faster Hardware Design (fr)
- A Comparative Study of Chisel for FPGA Design (fr)
- A Method of Verification in Chisel Based Deep Learning Accelerator Design (fr)
|
| prop-fr:titreOuvrage
|
- 29 (xsd:integer)
- 2020 (xsd:integer)
|
| prop-fr:wikiPageUsesTemplate
| |
| prop-fr:éditeur
|
- IEEE (fr)
- Kindle Direct Publishing (fr)
- UC Berkeley, HPCA (fr)
- eScholarship, University of California (fr)
- IEEE (fr)
- Kindle Direct Publishing (fr)
- UC Berkeley, HPCA (fr)
- eScholarship, University of California (fr)
|
| dct:subject
| |
| rdf:type
| |
| rdfs:comment
|
- Chisel est un langage informatique open-source de description matériel basé sur Scala. Chisel, pour Constructing Hardware in Scala Embedded Language, permet de décrire des circuits électroniques numériques au niveau du transfert de registres (RTL). Chisel hérite des propriétés Objets et fonctionnelles de Scala pour décrire du matériel. L'utilisation de Scala comme base permet de se servir de Chisel comme un générateur de circuit électronique. Il existe également TL-Chisel, l'équivalant en Chisel de TL-Verilog (Transaction-Level Verilog). Exemple Un (trop) simple exemple de circuit additionneur. (fr)
- Chisel est un langage informatique open-source de description matériel basé sur Scala. Chisel, pour Constructing Hardware in Scala Embedded Language, permet de décrire des circuits électroniques numériques au niveau du transfert de registres (RTL). Chisel hérite des propriétés Objets et fonctionnelles de Scala pour décrire du matériel. L'utilisation de Scala comme base permet de se servir de Chisel comme un générateur de circuit électronique. Il existe également TL-Chisel, l'équivalant en Chisel de TL-Verilog (Transaction-Level Verilog). Exemple Un (trop) simple exemple de circuit additionneur. (fr)
|
| rdfs:label
| |
| owl:sameAs
| |
| prov:wasDerivedFrom
| |
| foaf:isPrimaryTopicOf
| |
| is dbo:wikiPageWikiLink
of | |
| is oa:hasTarget
of | |
| is foaf:primaryTopic
of | |
