About: Static timing analysis

Facets (new session)
Description
Metadata
Settings
- owl:sameAs
- Inference Rule:

About: Static timing analysis Goto Sponge NotDistinct Permalink

An Entity of Type : owl:Thing, within Data Space : fr.dbpedia.org associated with source document(s)

Attributes	Values
rdfs:label	Analyse temporelle statique (fr) Static timing analysis (en) 静态时序分析 (zh)
rdfs:comment	L’analyse temporelle statique (en anglais : static timing analysis, TSA) est une méthode d'évaluation de la fréquence de fonctionnement d'un circuit intégré. Contrairement à l'analyse dynamique, elle ne nécessite pas l'usage de vecteur de test ni de simulation.Elle repose sur le calcul et l'addition des délais de chaque porte logique élémentaire d'un circuit. (fr)
rdfs:seeAlso	https://www.quora.com/topic/Static-Timing-Analysis
sameAs	Static timing analysis Static timing analysis Static timing analysis Static timing analysis Static timing analysis Static timing analysis
Wikipage page ID	3743124 (xsd:integer)
Wikipage revision ID	188188089 (xsd:integer)
dbo:wikiPageWikiLink	category-fr:Conception_électronique Critical path method Integrated circuit dbpedia-fr:Vecteur_de_test
page length (characters) of wiki page	1969 (xsd:nonNegativeInteger)
dct:subject	category-fr:Conception_électronique
prop-fr:wikiPageUsesTemplate	dbpedia-fr:Modèle:Portail dbpedia-fr:Modèle:Sources
prov:wasDerivedFrom	wikipedia-fr:Analyse_temporelle_statique?oldid=188188089&ns=0
foaf:isPrimaryTopicOf	wikipedia-fr:Analyse_temporelle_statique
has abstract	L’analyse temporelle statique (en anglais : static timing analysis, TSA) est une méthode d'évaluation de la fréquence de fonctionnement d'un circuit intégré. Contrairement à l'analyse dynamique, elle ne nécessite pas l'usage de vecteur de test ni de simulation.Elle repose sur le calcul et l'addition des délais de chaque porte logique élémentaire d'un circuit. L'analyse temporelle statique permet de calculer le plus long chemin logique d'un circuit, le chemin critique.En outre, elle permet de vérifier que les données reçues par un élément synchrone sont stables au moment où celui-ci reçoit un coup d'horloge. Ceci permet d'éviter des erreurs de hold ou de setup. (fr)
is dbo:wikiPageWikiLink of	Critical path method Integrated circuit
is oa:hasTarget of	En labels Zh labels Wikidata Fr related
is foaf:primaryTopic of	wikipedia-fr:Analyse_temporelle_statique

Faceted Search & Find service v1.16.111 as of Oct 19 2022

Alternative Linked Data Documents: ODE Content Formats:

RDF

ODATA

Microdata

About

OpenLink Virtuoso version 07.20.3234 as of May 18 2022, on Linux (x86_64-ubuntu_bionic-linux-gnu), Single-Server Edition (39 GB total memory, 9 GB memory in use)
Data on this page belongs to its respective rights holders.
Virtuoso Faceted Browser Copyright © 2009-2024 OpenLink Software