About: dbpedia-fr:SystemVerilog

Facets (new session)
Description
Metadata
Settings
- owl:sameAs
- Inference Rule:

About: dbpedia-fr:SystemVerilog Goto Sponge NotDistinct Permalink

An Entity of Type : wikidata:Q9143, within Data Space : fr.dbpedia.org associated with source document(s)

Attributes	Values
rdf:type	Thing language programming language schema:Language wikidata:Q315 wikidata:Q9143
rdfs:label	SystemVerilog (fr) SystemVerilog (ja) SystemVerilog (zh)
rdfs:comment	SystemVerilog est à la fois un un langage de description, se basant pour cela sur Verilog et un langage de vérification de matériel, permettant de faire de la simulation et vérification. Il est standardisé sous le numéro IEEE 1800 par l'Institute of Electrical and Electronics Engineers (IEEE). (fr)
rdfs:seeAlso	https://www.quora.com/topic/SystemVerilog
sameAs	dbr:SystemVerilog wikidata:Q1387402 dbpedia-de:SystemVerilog dbpedia-ja:SystemVerilog dbpedia-pl:SystemVerilog dbpedia-ru:SystemVerilog dbpedia-uk:SystemVerilog dbpedia-zh:SystemVerilog https://id.loc.gov/authorities/names/sh2012002819 http://g.co/kg/m/07lwvb http://ma-graph.org/entity/2778681875
Wikipage page ID	5660704 (xsd:integer)
Wikipage revision ID	189469090 (xsd:integer)
dbo:wikiPageWikiLink	category-fr:Conception_électronique category-fr:Langage_de_vérification_de_matériel category-fr:Langage_informatique Institute of Electrical and Electronics Engineers dbpedia-fr:Langage_de_description_de_matériel dbpedia-fr:Langage_de_vérification_de_matériel dbpedia-fr:Verilator dbpedia-fr:Verilog
Link from a Wikipage to an external page	https://accellera.mantishub.io http://www.asic-world.com/systemverilog/tutorial.html%7C https://www.chipverify.com/systemverilog/systemverilog-tutorial%7C https://ieeexplore.ieee.org/document/8299595%7Cdoi=10.1109/IEEESTD.2018.8299595%7C
page length (characters) of wiki page	2722 (xsd:nonNegativeInteger)
dct:subject	category-fr:Conception_électronique category-fr:Langage_de_vérification_de_matériel category-fr:Langage_informatique
prop-fr:wikiPageUsesTemplate	dbpedia-fr:Modèle:, dbpedia-fr:Modèle:Lien_web dbpedia-fr:Modèle:Ouvrage dbpedia-fr:Modèle:Palette dbpedia-fr:Modèle:Portail dbpedia-fr:Modèle:Références dbpedia-fr:Modèle:Sfn dbpedia-fr:Modèle:Ébauche dbpedia-fr:Modèle:Refsou dbpedia-fr:Modèle:Infobox
prov:wasDerivedFrom	wikipedia-fr:SystemVerilog?oldid=189469090&ns=0
prop-fr:année	2018 (xsd:integer)
prop-fr:id	IEEE1800-2017 (fr)
prop-fr:jour	22 (xsd:integer)
prop-fr:langue	en (fr)
prop-fr:mois	février (fr)
prop-fr:présentationEnLigne	https://ieeexplore.ieee.org/document/8299595\|doi=10.1109/IEEESTD.2018.8299595\| isbn=978-1-5044-4509-2 (fr)
prop-fr:site	ASIC World (fr) Chipverify (fr)
prop-fr:titre	1800 (xsd:integer)
prop-fr:url	https://www.chipverify.com/systemverilog/systemverilog-tutorial\| titre=SystemVerilog Tutorial (fr) http://www.asic-world.com/systemverilog/tutorial.html\| titre=SystemVerilog Tutorial (fr)
prop-fr:éditeur	IEEE (fr)
prop-fr:enLigneLe	2014-02-09 (xsd:date)
foaf:isPrimaryTopicOf	wikipedia-fr:SystemVerilog
has abstract	SystemVerilog est à la fois un un langage de description, se basant pour cela sur Verilog et un langage de vérification de matériel, permettant de faire de la simulation et vérification. Il est standardisé sous le numéro IEEE 1800 par l'Institute of Electrical and Electronics Engineers (IEEE). (fr)
designer	Institute of Electrical and Electronics Engineers
is dbo:wikiPageWikiLink of	dbpedia-fr:Conception_assistée_par_ordinateur_pour_l'électronique dbpedia-fr:Langage_de_vérification_de_matériel dbpedia-fr:Liste_de_langages_de_programmation dbpedia-fr:Verilator dbpedia-fr:Verilog dbpedia-fr:Yosys dbpedia-fr:ModelSim
is oa:hasTarget of	Ja labels Zh labels Wikidata Fr related
is foaf:primaryTopic of	wikipedia-fr:SystemVerilog

Faceted Search & Find service v1.16.111 as of Oct 19 2022

Alternative Linked Data Documents: ODE Content Formats:

RDF

ODATA

Microdata

About

OpenLink Virtuoso version 07.20.3234 as of May 18 2022, on Linux (x86_64-ubuntu_bionic-linux-gnu), Single-Server Edition (39 GB total memory, 5 GB memory in use)
Data on this page belongs to its respective rights holders.
Virtuoso Faceted Browser Copyright © 2009-2024 OpenLink Software