This HTML5 document contains 33 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

PrefixIRI
dcthttp://purl.org/dc/terms/
dbohttp://dbpedia.org/ontology/
foafhttp://xmlns.com/foaf/0.1/
n20http://g.co/kg/m/
dbpedia-ruhttp://ru.dbpedia.org/resource/
rdfshttp://www.w3.org/2000/01/rdf-schema#
dbpedia-ukhttp://uk.dbpedia.org/resource/
category-frhttp://fr.dbpedia.org/resource/Catégorie:
n11http://fr.dbpedia.org/resource/Modèle:
dbpedia-fihttp://fi.dbpedia.org/resource/
wikipedia-frhttp://fr.wikipedia.org/wiki/
rdfhttp://www.w3.org/1999/02/22-rdf-syntax-ns#
owlhttp://www.w3.org/2002/07/owl#
n18http://ma-graph.org/entity/
dbpedia-frhttp://fr.dbpedia.org/resource/
prop-frhttp://fr.dbpedia.org/property/
provhttp://www.w3.org/ns/prov#
xsdhhttp://www.w3.org/2001/XMLSchema#
dbrhttp://dbpedia.org/resource/
wikidatahttp://www.wikidata.org/entity/
n6http://ce.et.tudelft.nl/publicationfiles/

Statements

Subject Item
dbpedia-fr:Transport_triggered_architecture
rdfs:label
Transport triggered architecture
rdfs:comment
Les termes transport triggered architecture désignent en anglais un type d'architecture de processeur où la seule instruction disponible permet de déplacer une valeur d'un registre à un autre.
owl:sameAs
wikidata:Q2329233 dbr:Transport_triggered_architecture dbpedia-uk:Transport_triggered_architecture dbpedia-fi:Transport_triggered_architecture dbpedia-ru:Transport_triggered_architecture n18:179097355 n20:085gt5
dbo:wikiPageID
5881845
dbo:wikiPageRevisionID
155238189
dbo:wikiPageWikiLink
dbpedia-fr:Banc_de_registres dbpedia-fr:Processeur_à_jeu_d'instructions_réduit dbpedia-fr:Registre_de_processeur dbpedia-fr:Architecture_de_processeur category-fr:Processeur dbpedia-fr:Very_long_instruction_word
dbo:wikiPageExternalLink
n6:12_27_20010917.pdf
dbo:wikiPageLength
2275
dct:subject
category-fr:Processeur
prop-fr:wikiPageUsesTemplate
n11:Portail n11:Langue_du_titre n11:Ouvrage n11:Sources n11:Palette_Technologies_CPU
prov:wasDerivedFrom
wikipedia-fr:Transport_triggered_architecture?oldid=155238189&ns=0
prop-fr:année
2001
prop-fr:lireEnLigne
n6:12_27_20010917.pdf
prop-fr:nom
Janssen
prop-fr:prénom
Johan
prop-fr:titre
Compiler Strategies for Transport Triggered Architectures
foaf:isPrimaryTopicOf
wikipedia-fr:Transport_triggered_architecture
dbo:abstract
Les termes transport triggered architecture désignent en anglais un type d'architecture de processeur où la seule instruction disponible permet de déplacer une valeur d'un registre à un autre.