{
  "http://fr.dbpedia.org/resource/POWER5" : { "http://www.w3.org/2000/01/rdf-schema#label" : [ { "type" : "literal", "value" : "POWER5" , "lang" : "uk" } ,
      { "type" : "literal", "value" : "\u0628\u0627\u0648\u06315" , "lang" : "ar" } ,
      { "type" : "literal", "value" : "POWER5" , "lang" : "fr" } ,
      { "type" : "literal", "value" : "POWER5" , "lang" : "nl" } ,
      { "type" : "literal", "value" : "POWER5" , "lang" : "ru" } ] ,
    "http://www.w3.org/2000/01/rdf-schema#comment" : [ { "type" : "literal", "value" : "POWER5 est un microprocesseur d\u00E9velopp\u00E9 par IBM. C'est une variante am\u00E9lior\u00E9e du processeur POWER4. Les modifications principales sont le support du Simultaneous Multi Threading (SMT) et un int\u00E9gr\u00E9 \u00E0 la puce. Chaque CPU traite 2 processus; comme c'est un microprocesseur multi-c\u0153ur, avec 2 CPU physiques, chaque puce traite 4 processus logiques. Le POWER5 peut \u00EAtre fabriqu\u00E9 en DCM, avec un processeur double c\u0153ur par module, ou en , avec 4 puces double c\u0153ur par module. Le POWER5+, pr\u00E9sent\u00E9 au troisi\u00E8me trimestre 2005, est en QCM, avec 2 puces double c\u0153ur." , "lang" : "fr" } ] ,
    "http://www.w3.org/2002/07/owl#sameAs" : [ { "type" : "uri", "value" : "http://hu.dbpedia.org/resource/POWER5" } ,
      { "type" : "uri", "value" : "http://g.co/kg/m/03s0vb" } ,
      { "type" : "uri", "value" : "http://ma-graph.org/entity/2777051234" } ,
      { "type" : "uri", "value" : "http://no.dbpedia.org/resource/POWER5" } ,
      { "type" : "uri", "value" : "http://nl.dbpedia.org/resource/POWER5" } ,
      { "type" : "uri", "value" : "http://pt.dbpedia.org/resource/POWER5" } ,
      { "type" : "uri", "value" : "http://es.dbpedia.org/resource/POWER5" } ,
      { "type" : "uri", "value" : "http://it.dbpedia.org/resource/POWER5" } ,
      { "type" : "uri", "value" : "http://dbpedia.org/resource/POWER5" } ,
      { "type" : "uri", "value" : "http://uk.dbpedia.org/resource/POWER5" } ,
      { "type" : "uri", "value" : "http://commons.dbpedia.org/resource/Category:POWER5_microprocessors" } ,
      { "type" : "uri", "value" : "http://ar.dbpedia.org/resource/\u0628\u0627\u0648\u06315" } ,
      { "type" : "uri", "value" : "http://ru.dbpedia.org/resource/POWER5" } ,
      { "type" : "uri", "value" : "http://ja.dbpedia.org/resource/POWER5" } ,
      { "type" : "uri", "value" : "http://www.wikidata.org/entity/Q2291202" } ] ,
    "http://dbpedia.org/ontology/wikiPageID" : [ { "type" : "literal", "value" : 3445930 , "datatype" : "http://www.w3.org/2001/XMLSchema#integer" } ] ,
    "http://dbpedia.org/ontology/wikiPageRevisionID" : [ { "type" : "literal", "value" : 175592061 , "datatype" : "http://www.w3.org/2001/XMLSchema#integer" } ] ,
    "http://dbpedia.org/ontology/wikiPageWikiLink" : [ { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/Processus_(informatique)" } ,
      { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/Fichier:Power5.jpg" } ,
      { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/Module_multipuce" } ,
      { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/IBM" } ,
      { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/Cat\u00E9gorie:Mat\u00E9riel_IBM" } ,
      { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/System_p" } ,
      { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/Cat\u00E9gorie:Processeur_64_bits" } ,
      { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/System_i" } ,
      { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/Contr\u00F4leur_de_bus" } ,
      { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/Fichier:Power5+.jpg" } ,
      { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/Infoprint" } ,
      { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/POWER4" } ,
      { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/Bull_(entreprise)" } ,
      { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/Simultaneous_multithreading" } ,
      { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/IBM_POWER" } ,
      { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/Microprocesseur_multi-c\u0153ur" } ,
      { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/PowerPC" } ,
      { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/Processeur_vectoriel" } ,
      { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/POWER6" } ,
      { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/IBM_ViVA" } ,
      { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/DCM" } ,
      { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/Cat\u00E9gorie:Produit_lanc\u00E9_en_2004" } ,
      { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/IBM_System_Storage" } ,
      { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/Cat\u00E9gorie:Architecture_Power" } ,
      { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/Top500" } ,
      { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/Microprocesseur" } ,
      { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/Die_(circuit_int\u00E9gr\u00E9)" } ] ,
    "http://dbpedia.org/ontology/wikiPageExternalLink" : [ { "type" : "uri", "value" : "http://www.realworldtech.com/page.cfm%3FArticleID=RWT100404214638" } ,
      { "type" : "uri", "value" : "http://www.research.ibm.com/journal/rd/494/sinharoy.html" } ] ,
    "http://dbpedia.org/ontology/wikiPageLength" : [ { "type" : "literal", "value" : "2799" , "datatype" : "http://www.w3.org/2001/XMLSchema#nonNegativeInteger" } ] ,
    "http://purl.org/dc/terms/subject" : [ { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/Cat\u00E9gorie:Produit_lanc\u00E9_en_2004" } ,
      { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/Cat\u00E9gorie:Mat\u00E9riel_IBM" } ,
      { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/Cat\u00E9gorie:Architecture_Power" } ,
      { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/Cat\u00E9gorie:Processeur_64_bits" } ] ,
    "http://fr.dbpedia.org/property/wikiPageUsesTemplate" : [ { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/Mod\u00E8le:En" } ,
      { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/Mod\u00E8le:Portail" } ,
      { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/Mod\u00E8le:Palette" } ,
      { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/Mod\u00E8le:Traduction/R\u00E9f\u00E9rence" } ] ,
    "http://www.w3.org/ns/prov#wasDerivedFrom" : [ { "type" : "uri", "value" : "http://fr.wikipedia.org/wiki/POWER5?oldid=175592061&ns=0" } ] ,
    "http://xmlns.com/foaf/0.1/depiction" : [ { "type" : "uri", "value" : "http://commons.wikimedia.org/wiki/Special:FilePath/Power5.jpg" } ,
      { "type" : "uri", "value" : "http://commons.wikimedia.org/wiki/Special:FilePath/Power5+.jpg" } ] ,
    "http://dbpedia.org/ontology/thumbnail" : [ { "type" : "uri", "value" : "http://commons.wikimedia.org/wiki/Special:FilePath/Power5.jpg?width=300" } ] ,
    "http://xmlns.com/foaf/0.1/isPrimaryTopicOf" : [ { "type" : "uri", "value" : "http://fr.wikipedia.org/wiki/POWER5" } ] ,
    "http://dbpedia.org/ontology/abstract" : [ { "type" : "literal", "value" : "POWER5 est un microprocesseur d\u00E9velopp\u00E9 par IBM. C'est une variante am\u00E9lior\u00E9e du processeur POWER4. Les modifications principales sont le support du Simultaneous Multi Threading (SMT) et un int\u00E9gr\u00E9 \u00E0 la puce. Chaque CPU traite 2 processus; comme c'est un microprocesseur multi-c\u0153ur, avec 2 CPU physiques, chaque puce traite 4 processus logiques. Le POWER5 peut \u00EAtre fabriqu\u00E9 en DCM, avec un processeur double c\u0153ur par module, ou en , avec 4 puces double c\u0153ur par module. Le POWER5+, pr\u00E9sent\u00E9 au troisi\u00E8me trimestre 2005, est en QCM, avec 2 puces double c\u0153ur. Plusieurs processeurs POWER5 peuvent \u00EAtre coupl\u00E9s ensemble dans les syst\u00E8mes les plus puissants pour se comporter comme un seul processeur vectoriel en utilisant une technologie appel\u00E9e , Virtual Vector Architecture. IBM utilise les processeurs POWER5 dans ses famille de serveurs System p et System i, ainsi que comme contr\u00F4leur dans les imprimantes haut de gamme et les serveurs de stockage . Bull utilise aussi des POWER5 dans ses serveurs Escala. Plusieurs ordinateurs Hitachi SR11000 avec plus de 128 processeurs POWER5+ figurent parmi les superordinateurs du en 2007. Support quad-cores pour les serveurs IBM System p5 : \n* IBM System p5 510Q \n* IBM System p5 520Q \n* IBM System p5 550Q \n* IBM System p5 560Q" , "lang" : "fr" } ] ,
    "http://dbpedia.org/ontology/followedBy" : [ { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/POWER6" } ] ,
    "http://dbpedia.org/ontology/follows" : [ { "type" : "uri", "value" : "http://fr.dbpedia.org/resource/POWER4" } ] }
}