| Property |
Value |
| dbo:abstract
|
- Yosys est une suite logicielle de Synthèse logique (en anglais RTL synthesis), permettant donc de convertir un circuit logique de sa description dans un langage de description de matériel (HDL), tel que Verilog ou VHDL, vers un bitstream au format Register Transfer Level (RTL), utilisable par un circuit programmable de type FPGA. Il effectue également les tâches de vérification formelle. Il a été créé par Clifford Wolf. (fr)
- Yosys est une suite logicielle de Synthèse logique (en anglais RTL synthesis), permettant donc de convertir un circuit logique de sa description dans un langage de description de matériel (HDL), tel que Verilog ou VHDL, vers un bitstream au format Register Transfer Level (RTL), utilisable par un circuit programmable de type FPGA. Il effectue également les tâches de vérification formelle. Il a été créé par Clifford Wolf. (fr)
|
| dbo:isPartOf
| |
| dbo:license
| |
| dbo:wikiPageExternalLink
| |
| dbo:wikiPageID
| |
| dbo:wikiPageLength
|
- 10314 (xsd:nonNegativeInteger)
|
| dbo:wikiPageRevisionID
| |
| dbo:wikiPageWikiLink
| |
| prop-fr:année
|
- 2017 (xsd:integer)
- 2019 (xsd:integer)
- 2020 (xsd:integer)
|
| prop-fr:auteur
|
- Daniel Ziener (fr)
- Michael Kirchhoff (fr)
- Pepijn de Vos (fr)
- David Shah; Eddie Hung; Clifford Wolf; Serge Bazanski; Dan Gisselquist; Miodrag Milanovic (fr)
- А.Строгонов (fr)
- П.Городков (fr)
- Daniel Ziener (fr)
- Michael Kirchhoff (fr)
- Pepijn de Vos (fr)
- David Shah; Eddie Hung; Clifford Wolf; Serge Bazanski; Dan Gisselquist; Miodrag Milanovic (fr)
- А.Строгонов (fr)
- П.Городков (fr)
|
| prop-fr:doi
|
- 10.110900 (xsd:double)
- 10.221840 (xsd:double)
|
| prop-fr:id
|
- Shah&All2019 (fr)
- Shah&All2019 (fr)
|
| prop-fr:issn
| |
| prop-fr:langue
|
- en (fr)
- ru (fr)
- en (fr)
- ru (fr)
|
| prop-fr:lireEnLigne
| |
| prop-fr:mois
| |
| prop-fr:nom
|
- de Vos (fr)
- Kirchhoff (fr)
- Gorodkov (fr)
- Strogonov (fr)
- Ziener (fr)
- de Vos (fr)
- Kirchhoff (fr)
- Gorodkov (fr)
- Strogonov (fr)
- Ziener (fr)
|
| prop-fr:numéro
|
- 5 (xsd:integer)
- 6 (xsd:integer)
|
| prop-fr:pages
|
- 98 (xsd:integer)
- 100 (xsd:integer)
- 182 (xsd:integer)
|
| prop-fr:périodique
|
- IEEE Annual International Symposium on Field-Programmable Custom Computing Machines (fr)
- Электроника (fr)
- International Conference on Field-Programmable Technology (fr)
- IEEE Annual International Symposium on Field-Programmable Custom Computing Machines (fr)
- Электроника (fr)
- International Conference on Field-Programmable Technology (fr)
|
| prop-fr:titre
|
- A Complete Open Source Design Flow for Gowin FPGAs (fr)
- Реализация Verilog-проектов в базисе ПЛИС Intel FPGA с использованием инструмента синтеза YOSYS (fr)
- Реализация VERILOG-проектов в базисе заказных БИС и ПЛИС с использованием инструмента синтеза Yosys (fr)
- Yosys+nextpnr: An Open Source Framework from Verilog to Bitstream for Commercial FPGAs (fr)
- A Complete Open Source Design Flow for Gowin FPGAs (fr)
- Реализация Verilog-проектов в базисе ПЛИС Intel FPGA с использованием инструмента синтеза YOSYS (fr)
- Реализация VERILOG-проектов в базисе заказных БИС и ПЛИС с использованием инструмента синтеза Yosys (fr)
- Yosys+nextpnr: An Open Source Framework from Verilog to Bitstream for Commercial FPGAs (fr)
|
| prop-fr:trad
|
- bitstream (fr)
- bitstream (fr)
|
| prop-fr:url
| |
| prop-fr:volume
|
- 165 (xsd:integer)
- 166 (xsd:integer)
|
| prop-fr:wikiPageUsesTemplate
| |
| prop-fr:éditeur
| |
| dct:subject
| |
| rdf:type
| |
| rdfs:comment
|
- Yosys est une suite logicielle de Synthèse logique (en anglais RTL synthesis), permettant donc de convertir un circuit logique de sa description dans un langage de description de matériel (HDL), tel que Verilog ou VHDL, vers un bitstream au format Register Transfer Level (RTL), utilisable par un circuit programmable de type FPGA. Il effectue également les tâches de vérification formelle. Il a été créé par Clifford Wolf. (fr)
- Yosys est une suite logicielle de Synthèse logique (en anglais RTL synthesis), permettant donc de convertir un circuit logique de sa description dans un langage de description de matériel (HDL), tel que Verilog ou VHDL, vers un bitstream au format Register Transfer Level (RTL), utilisable par un circuit programmable de type FPGA. Il effectue également les tâches de vérification formelle. Il a été créé par Clifford Wolf. (fr)
|
| rdfs:label
| |
| rdfs:seeAlso
| |
| owl:sameAs
| |
| prov:wasDerivedFrom
| |
| foaf:isPrimaryTopicOf
| |
| is dbo:wikiPageWikiLink
of | |
| is oa:hasTarget
of | |
| is foaf:primaryTopic
of | |
